Hallo Sebastian & Bertl, Am Sonntag, 5. Januar 2014, 18:33:32 schrieb Sebastian Pichelhofer:
Freut mich dass wir schon so weite Kreise ziehen :)
Ich hab euer geniales Projekt schon vor einiger Zeit gesehen und durch das ZedBoard wieder gefunden. Nachdem ich das Mail geschrieben hab hatte ich irgendwie das Vermutung, dass ihr hier möglicherweise auch mit liest. ;-)
Wir haben einige Zedboards über http://www.wmelectronic.at/ bezogen.
cool, danke für den pointer.
Wer noch etwas Geduld hat könnte auch auf das Zybo Board warten: http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,719,1197&Prod=ZYBO mit Zynq 7010 und ohne FMC aber dafür deutlich günstiger.
Das sieht interessant aus, das Microzed hab ich auch schon gesehen, der Z-7010 hat halt nur ca. 1/3 der logic cells. Grundsätzlich möchte ich ein SDR (USRP N200) an der GbitE PHY betreiben und die Filterbänke, resampler, coder etc. an den FPGA auslagern. Es gibt für den Z-7020 eine Integration für FIR Filter in GnuRadio, an die ich mich halten möcht, da mir FPGA Design komplett neu ist und signal processing für mich Großteils noch Theorie. Peripherie und Speicher sind mir nicht besonders wichtig, nett wäre eine zweite Ethernet PHY, wenn auch nur 100M. Am Sonntag, 5. Januar 2014, 18:43:57 schrieb Herbert Poetzl:
Ja, wir haben uns das Zedboard schon ausgiebig angesehen, wenn es spezifische Fragen gibt, dann bitte einfach fragen ich werde sie vermutlich beantworten koennen.
Hat du Erfahrungen, wie weit man die GbitE PHY auslasten kann? Grundsätzlich möchte ich ein SDR (USRP N200) daran betreiben, bei vollen 25MS/s/2x16bit sind das 2x ~900Mbit/s FDX. Da ich den SDR device driver nicht neu implementieren möchte, würde das ganze aus dem FPGA kommend über den Userspace gesendet werden. Wie funktioniert das device-mapping zwischen Cortex-A7 und FPGA? Ist es möglich in den FPGA unterschiedliche sketches zu laden, die sich getrennt ansprechen lassen oder muss das gemeinsam sein? Danke und liebe Grüße, Clemens